Skip to main content Skip to main navigation

Projekt

VerSys

Eine konsistente Verifikationsplattform  zur frühen Softwareentwicklung für RISC-V-basierte Systeme

Eine konsistente Verifikationsplattform zur frühen Softwareentwicklung für RISC-V-basierte Systeme

Ziel des Projektes VerSys ist die Entwicklung einer konsistenten Entwicklungsplattform für die frühzeitige Software-Entwicklung auf Basis der RISC-V-Technologie, einer Befehlssatzarchitektur für Mikroprozessoren, die in den letzten Jahren entwickelt wurde, und die quelloffen und frei von Lizenzkosten ist.

Um die vielen Vorteil von RISC-V nutzen zu können, wird in diesem Projekt ein virtueller Prototyp zu einer flexiblen und konsistenten Entwicklungsplattform weiterentwickelt. Diese erlaubt es, in RISC-V-basierten Systemen die Software parallel zu der Hardware zu entwickeln, was Entwicklungszeit und Entwicklungskosten spart.

Die Anwendungsgebiete von VerSys finden sich überall, wo eingebettete und cyber-physische Systeme genutzt werden, von leichtgewichtigen, ressourcensparenden Systemen im Smart-Home-Umfeld bis zu rechenintensiven Anwendungen mit KI-Unterstützung im Automobilbereich.

Fördergeber

BMBF - Bundesministerium für Bildung und Forschung

01IW19001

BMBF - Bundesministerium für Bildung und Forschung

Publikationen zum Projekt

Niklas Bruns; Vladimir Herdt; Rolf Drechsler

In: Design, Automation and Test in Europe Conference (DATE). Design, Automation & Test in Europe (DATE-2023), April 17-19, Antwerp, Belgium, 2023.

Zur Publikation

Sören Tempel; Vladimir Herdt; Rolf Drechsler

In: 27th Asia and South Pacific Design Automation Conference (ASP-DAC). Asia and South Pacific Design Automation Conference (ASP-DAC), January 17-20, 2022.

Zur Publikation

Niklas Bruns; Vladimir Herdt; Eyck Jentzsch; Rolf Drechsler

In: Design, Automation and Test in Europe Conference (DATE). Design, Automation & Test in Europe (DATE-2022), March 14-23, Antwerpen, Belgium, 2022.

Zur Publikation