Publikation
Design Exploration für RISC-V Prozessoren zur Optimierung von Erklärbarkeit für Maschinelles Lernen
Johannes Rust; Serge Autexier; Rolf Drechsler
In: 28. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV 2025). ITG/GMM/GI-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen" (MBMV-2025), March 11-12, Rostock, Germany, Pages 61-65, VDE, 3/2025.
Zusammenfassung
Um die Berechnung von Feature-Attribution-Methoden wie Shapley-Werte zu beschleunigen, bietet sich die Erweiterung
der RISC-V-Architektur um spezialisierte Instruktionen an. Diese Methode ist vor allem für Edge-Computing relevant, da
die Berechnung von Shapley-Werte auf Endgeräten oft durch Faktoren wie den Energiebedarf begrenzt sind. In diesem
Beitrag zeigen wir bisherige Arbeiten, um geeignete neue Instruktionen zu ermitteln und stellen Vorhaben für weitere
Forschung vor. Durch die Verwendung eines virtuellen Prototyps eines RISC-V Prozessors können Programme zur
Laufzeit analysiert werden. Häufig auftretende Abfolgen von Instruktionen können so ermittelt und verwendet werden,
um die Abfolgen durch spezialisierte Instruktionen vollständig oder teilweise zu ersetzen. Eine Implementierung von
einer exakten Berechnung von Shapley-Werten ohne Optimierungen und einer Implementierung von Expected Gradients,
einer optimierten Methode zur Berechnung von Shapley-Werten, wird als Fallbeispiel genutzt. Eine minimalistische
Implementierung eines neuronalen Netzes wird genutzt, um ein Beispiel für die Anwendung von Shapley-Werte zu geben.
Erste Ergebnisse beinhalten die Implementierung von Rechenoperationen, die für Shapley-Werte relevant sind, als neue
Instruktionen. Hierzu wurde die LLVM-Toolchain für RISC-V angepasst. Wir stellen Pläne für weitere Forschung vor, die
Wege zur Identifizierung von Fused Instruktionen, oder Builtin-Funktionen für Clang, umfassen. Hierzu soll die Analyse
häufiger Abfolgen von Instruktionen verbessert und Benchmarks für verschiedene Anwendungsszenarien erstellt werden.